Referat Aufbau und Struktur digitaler Rechenanlagen

Aufbau und Struktur digitaler Rechenanlagen

1.   Einführung

RISC - Prozessor S 4 Bytes/Befehl

Speicherbandbreite [ Bytes / S = Leistung [INSTR / S] / S

1.  Rechenarchitektur: Begriffserklärung und Definition

2.  Teilbereiche und Ebenen der Rechenarchitekturen

Teilbereiche: Struktur, Organisation, Implementierung, Leistung

Ebenen: Globale Systeme / Maschinenbefehlsebene / Mikroarchitekturebene

3.  Wechselwirkung zu anderen Disziplinen

Betriebssysteme, Hardware - Entwurf, Comilerbau / Softwaretechnik, Software Entwurf

   Adre pipelining

   Burstmodus

   Interleave Memory

Überlappen von Adressen- und Datenbereitstellung (EDO-RAM)

Adresse wird in Cache abgelegt, CPU lie t automatisch die nächsten 4

Bytes in Cache

4.  Aufgabe der Rechenarchitektur

5.  Ziele der Rechenarchitekturen

Der klassische Universalrechner nach von Neumann

1. Grundbestandteile und Struktur eines von Neumann-Rechners

2.  CPU - Bestandteile u. Struktur

3.  Arbeitsweise der CPU

Von - Neumann Rechner 1. SISD , 2. Speicher kontextabhängig, 3. D/B in gleichen Speicher

4.  Speicher

Folge von addressierbaren Zellen

5.  Busse

(MAR / MBR , (Adreßbus / Datenbus), Steuerleitung, Speicherbus, E/A Bus

6.  I/O Einheit, Interrupt

Das Rechenwerk

1.  Addierer

Halbaddierer

Volladdierer

Parallele Datenübertragungslogik

BCD Zahlen

2. Subtraktion

3.  Addition / Subtraktion von Flie kommazahlen

4.   Leistungsbewertung von Rechnern

1.  Warum ?

2.  Leistungsbewertung

CPI -Leistung

CPU -Performance

1/Durchsatz=Ausführungszeit/Programm=NIT+CPI+CCT NIT

CCT

MFLOPS =Gleitkommeroperation /Ausführungszeit

3.  Speicher - System

   Bewertungsmodell

Speicherbreite = max. Durchsatzrate

^{1/ Leistung} SBV ^{CPI*CCT+(Speicherbedarf S *Speicherzugriffszeit T}S CISC - Prozessor S 8 6 Bytes/Befehl

   Speicherverschränkung / paralleles Banking

Getrennte Busse für Befehle und Daten

Caches zwischen Prozessor und HS

4.  Effizienz von Parallelrechnern

SPEEDUP

MIMD ( MULTI INSTRUCTION MULTI DATA)

SIMD ( SINGLE INSTRUCTION MULTI DATA)

^S_N^{= Zeit für serielles Programm / paralleles Programm}

5.  Programmabhängiges Leistungsmodell

^TPROG ^NIT*CPI*CCT

6.  Leistungsmessung durch Benchmarkprogramme

WHETSTONE

DRYSTONE

LINPACK

SPEC - BENCHMARKS

Weitere Benchmarks

7.  Evalution, Modelling und Simulation von Rechnern

Hard - und Softwaremonitore

   Simulationen und verkehrstheoretisches Modell

Steuerwerk und Mikroprogrammierung

1.  Aufgaben des Steuerwerkes und prinzipieller Befehlsaufbau

2.  Adressierungsmodi

Registerstruktur, Befehlsstruktur und Adressierungsarten des Motorola 68020