Referat Grundschaltungen des JFETs

_{Grundschaltungen des JFETs:}

In Analogie zum bipolaren Transistor unterscheidet man auch beim JFET zwischen 3

Grundschaltungen, je nachdem welche Elektrode auf konstantem Potential liegt :

Sourceschaltung = Emitterschaltung Drainschaltung = Kollektorschaltung Gateschaltung = Basisschaltung

Der größte Vorteil des FETs gegenüber dem Bipolartransistor liegt bei seinem hohen

Einganswiderstand. Es liegt daher eine reine Spannungsteuerung vor.

Die Spannungsverstärkung liegt beim n-Kanal FET bei etwa 00 bis 0 . Bei p-Kanal FETs ist sie nur halb so gro . Die Maximalverstärkung von Fets beträgt also nur ungef hr ein Zehntel der Maximalverstärkung von Bipolartransistoren.

Beim linearen Verstärker hat der Feldeffekttransistor die Aufgabe, eine kleine Spannungsänderung am Eingang mit Hilfe der Speisespannung in eine gro e Stromänderung umzuwandeln. Die Eingangs- und Ausgangsgrö en sollen hierbei in einem möglichst linearen Zusammenhang stehen. Wird eine verstärkte Ausgangsspannung verlangt, so formt ein Widerstand die Stromänderung in eine Spannungsänderung um.

Gro - und Kleinsignalbetrieb:

In der Grundschaltung (Sourceschaltung) nach Bild 1 läßt sich der Strom I_D   und damit auch die dem Lastwiderstand R_D zugeführte Leistung über die Gate-Source-Spannung U_GS nahezu leistungslos steuern. Der Gro signalbetrieb mit einer großen Spannungsänderung U_GS läßt sich durch die Ersatzschaltung nach Bild b beschreiben. Der Gate-Kanal-Übergang wird hier durch zwei diskrete Dioden und einen nichtlinearen Widerstand R_DS dargestellt. Eine weitere Möglichkeit das Gleichstromverhalten zu untersuchen, ist die graphische Auswertung im Ausgangskennlinienfeld (Bild

Bild 1

Wie im Ausgangskennlinienfeld ersichtlich ist, sind zwei Widerstandsgeraden  für R_D 0  und R_D=1k eingetragen. Bei einer kontinuierlichen Veränderung der Spannung U_GS bewegt sich der Arbeitspunkt entlang der jeweiligen Widerstandsgeraden  und hat für den Fall R_D 0 und U_GS V die eingetragene Lage. Für U_GS= V ergeben sich die Punkte A_EIN . Bei sprunghafter Anderung der Spannung U_GS zwischen 0V und einem genügend negativen Wert springt auch der Arbeitspunkt zwischen den Grenzlagen A_EIN und A_AUS , sodaß ein Schalterbetrieb vorliegt. Sofern der Arbeitspunkt A_EIN im "ohmschen" Teil der I_D-U_DS-Kennlinien liegt, kann man dem FET einen bestimmten Widerstand R_{DS EIN} zuordnen, sodaß der Strom I_{DS EIN} streng proportional der treibenden Spannung U_B ist. Diese Tatsache wird bei der Anwendung als "Analogschalter" genutzt. Wie die Fortsetzung der

Kennlinien im dritten Quadranten zeigt, ist sogar ein Betrieb mit negativer Spannung U_B möglich. Dazu

muß aber gesagt werden, daß die Gate-Drain-Diode nicht leitend werden darf, das heißt Drain muß positiver sein als Gate.

^{Für den Kleinsignalbetrieb mit relativ zum Ruhestrom nur kleinen Stromänderungen I}_D ^{werden die}

^{Eigenschaften des FETs beschrieben durch die Steilheit s und den Ausgangswiderstand r}_DS

_s ^I _D     

I _D

_{U DS}

_{ const.                     rDS}

^U _DS   ^U _DS

_{U GS}

_{ const.}

^U _GS

^U _GS

^I _D

^I _D

Die Steilheit ist maßgebend dafür, welche Stromänderung sich aufgrund einer Spannungs nderung U_GS ergibt. Die Steuergleichung in Bild 2 beschreibt die Wirkung gleichzeitig auftretender Spannungsänderungen U_GS und U_DS auf den Drainstrom.

Innerhalb des gestrichelten Bereiches stellen die Kennlinien nach Bild 2 näherungsweise Geraden durch

den Koordinatenursprung dar, deren Steigung über die Spannung U_GS kontinuierlich einstellbar ist. Der FET eignet sich in diesem Bereich besonders als VCR ( Voltage Controlled Resistor), also als Spannungsgesteuerter Widerstand. Die Linearisierungsschaltung wird in Bild 3 gezeigt.

U_GD

D

U_GD

G'

U_GS'                U_GS                              S

U_GD liegt in diesem Fall auch an R1 an, da der Eingang hochohmig ist, und daher fast kein Strom

(vernachlässigbar klein) in den FET fließt.

Man gibt die Spannung U_GS' vor, und läßt über den Spannungsteiler R1, R2 die Spannung U_GS von U_DS

^{nachziehen wird U}_DS ^{klein, verringert sich auch U}_GD

U'_GS U _GD   U _DS

U _GD  

_{U GS U DS}

U _GS   U _GD   U _DS  

_{U GS U DS}